Integrinių grandynų testavimas yra gyvybiškai svarbus daugelio elektroninių prietaisų funkcionalumui. Mikroschemų, kaip integrinių grandynų, taip pat žinoma, galima rasti kompiuteriuose, mobiliuosiuose telefonuose, automobiliuose ir beveik bet kur, kur yra elektroninių komponentų. Netikrinus tiek prieš galutinį montavimą, tiek sumontavus ant grandinės plokštės, daugelis įrenginių pradėtų veikti arba nustotų veikti anksčiau nei numatyta jų eksploatavimo trukmė. Yra dvi pagrindinės integrinių grandynų testavimo kategorijos, plokštelių testavimas ir plokštės lygio bandymas. Be to, bandymai gali būti struktūriniai arba funkciniai.
Plokščių testavimas arba plokštelių zondavimas atliekamas gamybos lygiu, prieš sumontuojant lustą galutinėje paskirties vietoje. Šis bandymas atliekamas naudojant automatizuotą testavimo įrangą (ATE) ant visos silicio plokštelės, iš kurios bus išpjautas kvadratinis lustų štampas. Prieš pakuojant, galutinis bandymas atliekamas plokštės lygyje, naudojant tą patį arba panašų ATE kaip ir plokštelių bandymas.
Automatinis bandymo šablonų generavimas arba automatinio bandymo šablono generatorius (ATPG) yra metodika, naudojama padėti ATE nustatyti defektus ar gedimus atliekant integrinių grandynų testavimą. Šiuo metu naudojami keli ATPG procesai, įskaitant įstrigusius, nuoseklius ir algoritminius metodus. Šie struktūriniai metodai daugelyje programų pakeitė funkcinį testavimą. Algoritminiai metodai pirmiausia buvo sukurti sudėtingesniems integrinių grandynų bandymams atlikti labai didelio masto integrinėms (VLSI) grandinėms.
Daugelis elektroninių grandinių gaminamos taip, kad jame būtų integruota savaiminio taisymo (BISR) funkcija kaip testavimo (DFT) technikos dalis, kuri leidžia greičiau ir pigiau išbandyti integrinius grandynus. Priklausomai nuo tokių veiksnių kaip įgyvendinimas ir tikslas, galimi specializuoti BIST variantai ir versijos. Keli pavyzdžiai yra programuojamas įtaisytasis savitikslis (PBIST), nuolatinis įtaisytasis savęs tikrinimas (CBIST) ir įjungiamasis įtaisytasis savęs patikrinimas (PupBIST).
Atliekant integrinių grandynų testavimą plokštėse, vienas iš labiausiai paplitusių metodų yra plokštės lygio funkcinis testas. Šis testas yra paprastas metodas pagrindiniam grandinės funkcionalumui nustatyti, ir paprastai atliekamas papildomas testavimas. Kai kurie kiti įtaisytieji bandymai yra ribinio nuskaitymo testas, bandymas be vektorių ir vektorinis atgalinės pavaros testas.
Ribų nuskaitymas paprastai atliekamas naudojant Elektros ir elektronikos inžinierių instituto (IEEE) standartą 1149.1, paprastai vadinamą jungtine bandymo veiksmų grupe (JTAG). Nuo 2011 m. kuriamas automatinis integrinių grandynų testavimas. Du pagrindiniai metodai – automatizuota optinė patikra (AOI) ir automatizuota rentgeno patikra (AXI) – yra šio sprendimo, skirto gedimams aptikti gamybos pradžioje, pirmtakai. Integrinių grandynų testavimas ir toliau vystysis, nes elektroninės technologijos tampa sudėtingesnės, o mikroschemų gamintojai pageidauja efektyvesnių ir ekonomiškesnių sprendimų.